# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(11) 2-7450 (A)

(43) 11.1.1990 (19) JP


(21) Appl. No. 63-157346 (22) 24.6.1988

(71) NEC CORP (72) ICHIRO AKIBA

(51) Int. Cls. H01L21/82,H01L27/04,H01L27/118

PURPOSE: To eliminate a change in a resistance value even over a wide operating temperature, to eliminate a drop in an operating speed caused by a rise in temperature and to reduce a power consumption by a method wherein a resistance element having a positive temperature coefficient and a resistance element having a negative temperature coefficient are connected in order to obtain a prescribed resistance value.

CONSTITUTION: An impurity is diffused selectingly to an N-type epitaxial layer on a semiconductor substrate 1; a P-type impurity region 2 is formed. Opening parts 3a and 3b reaching a first insulating film formed on the region 2 are formed. A polycrystalline silicon layer is formed on the first insulating film so as to be adjacent to the region 2; it is removed selectively; a polycrystalline silicon region 4 is formed. In addition, a second insulating film is formed so as to cover the region 4; Opening parts 3c, 3d are formed in this insulating film. Then, the opening parts 3a, 3c filled with platinum silicide are connected by forming a wiring part 5a by evaporating aluminum; the wiring parts 3b and 3d are connected by forming wiring parts 5c and 5b. Thereby, it is possible to form a resistance element where the region 2 as a resistance element with a positive temperature coefficient an the polycrystalline silicon region 4 as a resistance element with a negative temperature coefficient are connected in series.



(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(11) 2-7451 (A)

(43) 11.1.1990 (19) JP


(21) Appl. No. 63-157337 (22) 24.6.1988

(71) NEC CORP (72) HIROYUKI NAKAMURA

(51) Int. Cls. H01L21/90,H01L21/3205

PURPOSE: To form an interlayer insulating film of high flatness by a method wherein, when a coated film is piled up on insulating film formed by a vapor growth method and is etched back, an inert seed element is implanted in order to make an etch-back rate of the coated film and the insulating film uniform.

CONSTITUTION: A silicon oxide film 104 formed by a vapor growth method is coated with a silica film; a baking operation is executed; a coated film 105 is formed. An atom is accelerated in a gas plasma of argon; argon is implanted into the silicon oxide film 104 at an energy of 80 to 100keV. The whole surface of the coated film 105 is etched back; the coated film on a wide wiring layer 103a is removed completely. A silicon oxide film 106 is formed again by the vapor growth method. An opening 108 is made in a prescribed position; after that, an aluminum layer is formed on an insulating layer and on the whole surface of the opening part; after that, second-layer wiring part layers 107a, 107b are formed. When ions of argon are implanted, a bond of atoms inside the silicon oxide film 104 is divided; an etch rate becomes high and its value is nearly identical to an etch rate of the coated film; accordingly, a uniform etch-back operation can be executed; while the flatness is improved.



101: silicon substrate, 102: silicon axide film

(54) SEMICONDUCTOR DEVICE

(11) 2-7452 (A) (43) 11.1.1990 (19) JP


(21) Appl. No. 63-157340 (22) 24.6.1988

(71) NEC CORP (72) MOTOAKI MURAYAMA

(51) Int. Cl<sup>5</sup>. H01L21/90

PURPOSE: To secure moisture proofness even when this device is assembled in a molded package by a method wherein a coated film is left selectively in a recessed part of a silicon oxide film and a silicon nitride film is formed on it in order to make its film thickness uniform.

CONSTITUTION: A silicon oxide film 4 is formed on an aluminum wiring part 3; a through hole 5 for interlayer connection use is formed. Then, aluminum is applied and patterned; a second aluminum wiring part 6 is formed. Then, a silicon oxide film 7 is formed. Then, a coated film 9 is formed by a coating method; an anisotropic etch-back operation is executed; the coated film 9 is left only in a recessed part of the silicon oxide film 7. Lastly, a silicon nitride film 8 is formed. Although the silicon oxide film 7 is used as a first insulating film, a silicon uitride film can be used instead of the silicon oxide film and a moistureproof effect can be enhanced furthermore.



⑩日本国特許庁(JP)

⑩特許出願公開

# @公開特許公報(A)

平2-7451

Int. Cl. 3

識別記号

庁内整理番号

⑩公開 平成2年(1990)1月11日

H 01 L 21/3205

Q 6824-5F

> 6824-5F H 01 L 21/88

М 審査請求 未請求 請求項の数 1 (全4頁)

◎発明の名称

半導体集積回路装置の製造方法

创特 頤 四63-157337 頤 昭63(1988)6月24日

勿発 明 中村

東京都港区芝 5 丁目33番 1 号 日本電気株式会社内

日本電気株式会社 東京都港区芝 5 丁目33番 1 号

弁理士 内 原

発明の名称

半導体集隊回路装置の製造方法

## 特許請求の範囲

の出 Μ

多層配線構造を有する半導体無視回路装置の製 **適方法において、配線用上に気相成長法により絶** 縁 販を形成する工程と、 造布限を形成する工程 と、前記弦布腹形成の前又は後に前記絶縁腹に不 活性種元素を注入してからエッチバックする工程 とにより層間絶縁限の平坦化を行なう工程を含む ことを特徴とする半導体集積回路装置の製造方

## 発明の詳細な説明

(産業上の利用分野)

本発明は、半導体基础回路装置の製造方法に関 し、特に眉同蛇緑膜の平坦化方法に関する。 (従来の技術)

従来、半導体集積回路装置の配線層間の層間絶 様膜の平坦化方法としては、 塩布膜 (SOG(ス ビンオングラス) 懸)を段差の凹部に厚く、凸部 に薄く残す方法がある。また、前述の弦布膜の上 部、または下部あるいは両方にCVD膜を形成 し、塗布限とCVD族との組合せにより平坦化を 図る方法がある。さらに弦布膜の形成の後、エッ チバックにより、平坦化を図る方法がある。

上述の平坦化方法のうち代表的なものを図面 を用いて説明する。第3図に示される通り、シ リコン 括版 3 0 1 に 1 . 0 μ m の 酸 化 シリコン **脱302を成長させ、スパッタリング法により** 0 . 5μmのアルミニウム恩を形成する。そして ホトリソグラフィ工程により第1周目の配線層 3032~303cを形成する。

次に、気相成長法により 0.2 μ m の 酸化シ リゴン灰304を形成し、シリカフィルムを悠 布しペークして独布限305を形成した後、配 収別303a~303cの上部の敗化シリコン膜 304が露出するまでエッチバックを行ない層間

#### (発明が解決しようとする課題)

股のみが大きくエッチバックされ、シリカフィルムのベーク直後に比較して形状が悪化し、平坦化が十分に行えないという欠点がある。

## (課題を解決するための手段)

本死明は、多層配線構造を有する半導体集積回 構造配の製造方法において、配線関上に気相成長 法により抢棒服を形成する工程と、適布限を形成 する工程と、前記述布服形成の前又は後に前記地 様以に不活住程元素を注入してからエッチバック する工程とにより個間地様限の平坦化を行なう工 程とを有しているというものである。

### (実権例)

次に本発明について図面を参照して説明する。 第1図(a)~(c)は本発明の第1の実施例を 説明するための工程順に配置した半導体チップの 級所而図である。

まず、第1図(a)に示すように、シリコン 器板101に厚さ1.0μmの酸化シリコン膜 102を成長させ、スパッタリング法により厚 さ1.0μmのアルミニウム個を形成する。そ

の後、ホトレジストをマスクとして、 C C J 。 系のガスプラズマ中でアルミニウム府をエッチ ングし、第1 月目の配線月103 a , 103 b . 103 c を形成する。

次に、所定の位置に開孔108を設けた後、地

は 別上、並びに開礼部の全面に 1.5 μmのアルミニウム層を形成した後、ホトレジストをマスクとして C C g 、系のガスプラズマ中でアルミニウム層をエッチングし、第2層目の記録暦107a.107bを形成する。

アルゴンイオを 中の原子の結合が分り、 での原子の結合が分り、 での原子の結合でなり、 での原子のは での原子のは でのようなない でのようななない でのようななない でのようななない でのようななない でのようななない でのようなない でのようなない でのようなながい でのようなながい でのようなながい でのようなながい でのようなながながい でのようななない でのようななない でのようなない でのようななない でのようなない でのよっない でのようなない でのよりない でいない でい

この実践例は、不活性種元業の注入を館布膜の 形成以前に行うという点を除き、第1の実施例と

の段所面図である。

#### 特別平2-7451(3)

同一である。

第2図(a)に示すように、第1の異態例と同 様に第1月日の配線用を形成した後、気相成長法 により厚さり、5μmの敵化シリコン膜204を 形成する、この枚、アルゴンのガスプラズマ中 で、瓜子を加速させ、70keVのエネルギーで 酸化シリコン酸204中にアルゴンを注入する。 しかる後期2回(b)に示すように、平坦部で厚。 さ100mmとなる条件で、シリカフィルムを拡 布し、450℃、60分のベークを行い、独布膜 205を形成する。そして、第2図(c)に示す ように坊布膜の全面をエッチバックし、配嫁稿の 広い配線暦203a上の進布限を完全に除去す る。このとき、編の狭い配線周203b、203 c上の酸化シリコン限も若干除去されて消くな る。次に、第1の実施例と同様にして気相成長法 による 1. Oμmの酸化シリコン膜を成長して層 間絶縁限の形成を完了する。

以後の第2周目の配線の形成法は第1の実施例 と同様である。 この実施例によれば、第1の実施例では広い配 採用上の酸化シリコン膜の上部には限度の厚い塩 布膜が残るためにアルゴンがほとんど注入されな かった点が改替され、いずれの部分にも均一にア ルゴンが注入されるという点が異なる。 従って、 オーバーエッチを行った場合にも形状の悪化が生 じないので、第1の実施例に比較してエッチバッ ク量に余裕を特たせることができる利点がある。

これら突旋例において用いる弦布収はシリカフィルムに限らず、回転途布によって形成できる危縁似(SOG等)であればよい。

#### (発明の効果)


以上説明したように本発明は気相成長法による 地縁服上に透布服を重ねてエッチバックを行うに あたり、前途の絶縁版に不活性軽元素を注入する ことにより、途布限と地縁限のエッチバックレートを均一にしてからエッチバックを行い平坦性の 高い層間絶縁服を形成でき、半導体集積回路装置 の信頼性を向上できる効果がある。


## 図面の簡単な説明


第12(a)~(c)および第22(a)~ (c)はそれぞれ本発明の第1の実態例及び第2 の実態例を説明するための工程原に配置した半原体チップの擬断面図、第320は従来例を説明する ための半導体チップの段断面図である。

101.201.301…シリコン基板、102.202,302…酸化シリコン版、103a~103c、203a~203c、303a~303c~303c~304…酸化シリコン版、105.205.305… 盤布版、106.206,306…酸化シリコン版、107a、107b、207a、207b、307a、307b…配線用、108…同孔、

代理人 非理士 内 原







第1回

# 特閒平2-7451(4)

